英特爾在高端技術(shù)上的策略錯(cuò)誤，意外讓后起之秀臺(tái)積電坐上主導(dǎo)全球芯片制造的龍頭寶座，這種因?yàn)榫奕藢?duì)手的錯(cuò)誤而得利，甚至攀上全球顛峰的案例算少見(jiàn)。不過(guò)，從 2019 年起英特爾“硬起來(lái)”了，不但“孵化” 4 年的 10 nm 技術(shù)量產(chǎn)，披露一連串最新封裝技術(shù)，對(duì)上臺(tái)積電的 SoIC 技術(shù)，兩大巨頭的“真 3D ”封裝正式過(guò)招，究竟鹿死誰(shuí)手，仍有一番較量。

　　臺(tái)積電有兩大競(jìng)爭(zhēng)對(duì)手，一是過(guò)去一直仰望的英特爾，二是過(guò)往處于平行線的三星，但這幾年卻積極從“存儲(chǔ)賽道”轉(zhuǎn)到“邏輯賽道”，導(dǎo)致彼此頻頻過(guò)招。

　　即使是英特爾在高端工藝技術(shù)上屢次失誤，臺(tái)積電仍是十分尊敬英特爾，認(rèn)為其技術(shù)研發(fā)底氣強(qiáng)大，臺(tái)積電創(chuàng)辦人張忠謀更表示“永遠(yuǎn)不要小看英特爾”。對(duì)于三星，張忠謀曾表示佩服其為完成目標(biāo)而展現(xiàn)的凝聚力，但因近年來(lái)兩家公司在高端工藝競(jìng)爭(zhēng)上常常擦槍走火，彼此時(shí)常“斜睨”對(duì)方。

　　圖 | 英特爾在 SEMICON West 中進(jìn)一步披露將 2D 封裝技術(shù) EMIB 和 3D 封裝技術(shù) Foveros 做結(jié)合。(來(lái)源：英特爾)

　　英特爾絕地大反攻

　　臺(tái)積電與三星頻頻較量，且屢次勝出的關(guān)鍵，除了在高端工藝技術(shù)上不手軟地砸錢，保持巨大的研發(fā)能量外，在 10 年前就看到要延續(xù)摩爾定律的壽命，唯有解開(kāi)后端“封裝”技術(shù)的瓶頸，因此部署重兵在封裝領(lǐng)域。

　　英特爾雖然在 10 nm 工藝技術(shù)上延遲 4 年，導(dǎo)致全球芯片制造的龍頭寶座拱手讓給臺(tái)積電，但從 2019 年開(kāi)始，英特爾展開(kāi)絕地大反攻。

　　英特爾日前更在舊金山登場(chǎng)的 SEMICON West 中，強(qiáng)調(diào)能同時(shí)提供 2D 和 3D 封裝技術(shù)，分享 3 項(xiàng)重大封裝的全新技術(shù)架構(gòu)：

　　第一是 Co-EMIB 技術(shù)：英特爾先前已經(jīng)有嵌入式多芯片互連橋接 EMIB( Embedded Multi-die Interconnect Bridge)，這是一款 2D 的封裝技術(shù)，在之前的“架構(gòu)日”( Architecture Day )也宣布 3D 封裝技術(shù) Foveros 的誕生。

　　這次英特爾進(jìn)一步提出 Co-EMIB 技術(shù)，基于 2D 封裝技術(shù) EMIB 和 3D 封裝技術(shù) Foveros，利用高密度的互連技術(shù)，實(shí)現(xiàn)高帶寬、低功耗，并實(shí)現(xiàn)有競(jìng)爭(zhēng)力的 I/O 密度，全新的 Co-EMIB 技術(shù)可連結(jié)更高的計(jì)算性能，能夠讓兩個(gè)或多個(gè) Foveros 元件互連，基本達(dá)到單晶片性能。

　　第二是英特爾的互連技術(shù) ODI(Omni-Directional Interconnect)，提供封裝中小芯片之間，無(wú)論是芯片或模塊之間的水平通信或是垂直通信，互聯(lián)通信都有更多靈活性。

　　ODI 封裝技術(shù)利用大的垂直通孔直接從封裝基板向頂部裸片供電，比傳統(tǒng)的硅通孔大得多且電阻更低，可提供更穩(wěn)定的電力傳輸，同時(shí)通過(guò)堆疊實(shí)現(xiàn)更高帶寬和更低時(shí)延。再者，利用這種方法可以減少基底芯片中所需的硅通孔數(shù)量，可減少面積且縮小裸芯片的尺寸。

　　第三是 MDIO：是基于先進(jìn)介面匯流排 AIB( Advanced Interface Bus )發(fā)布的 MDIO 全新裸片間接口技術(shù)。MDIO 技術(shù)支持對(duì)小芯片 IP 模塊庫(kù)的模塊化系統(tǒng)設(shè)計(jì)，能夠提供更高能效，實(shí)現(xiàn) AIB 技術(shù)兩倍以上的速度和帶寬密度。

　　毫無(wú)疑問(wèn)，英特爾與臺(tái)積電都將“大炮”對(duì)準(zhǔn) 3D 封裝技術(shù)，這個(gè)“后摩爾定律”時(shí)代最至關(guān)重要的戰(zhàn)場(chǎng)。

　　3D 封裝技術(shù)的三大挑戰(zhàn)

　　英特爾之前提出的 Foveros 全新的 3D 封裝技術(shù)，就已經(jīng)讓市場(chǎng)十分驚艷。

　　因?yàn)?D 堆疊技術(shù)已在存儲(chǔ)領(lǐng)域?qū)崿F(xiàn)了，但要堆疊不同邏輯產(chǎn)品，則是一個(gè)巨大的技術(shù)門檻。英特爾就是想把芯片堆疊從傳統(tǒng)的被動(dòng)硅中介層( passive interposer )與堆疊存儲(chǔ)器，擴(kuò)展至堆疊高效能邏輯產(chǎn)品如 CPU 、 GPU 、 AI 芯片等，實(shí)現(xiàn)業(yè)界常常在談?wù)摰摹爱愘|(zhì)堆疊整合”技術(shù)，且不單是芯片堆疊，還做到不同 Wafer 之間的直接貼合。

　　英特爾為了以封裝技術(shù)全面大反攻，也大力借助“小芯片”( chiplet )概念，讓存儲(chǔ)和運(yùn)算芯片能以不同組合堆疊。

　　Foveros 這項(xiàng) 3D 封裝技術(shù)可以將產(chǎn)品分解成更小的“小芯片”，其中的電源傳輸電路、 SRAM 、 I/O 元件可以建入底層的基礎(chǔ)芯片( base die )當(dāng)中，而高效能邏輯芯片則堆疊在上面，同時(shí) Foveros 也具備在新的裝置設(shè)計(jì)中混搭各種硅知識(shí)產(chǎn)權(quán)( IP )模組、各種存儲(chǔ)、 I/O 元件的彈性。

　　英特爾第一個(gè)使用高端 Foveros 封裝技術(shù)產(chǎn)品，將是結(jié)合 10 nm芯片的“ Lakefield ”處理器，根據(jù)英特爾之前宣布，會(huì)在 2019 年問(wèn)世，這不但是英特爾繼 2018 年宣布推出 2D 封裝技術(shù)的 EMIB 之后另一大突破，更等同是對(duì)臺(tái)積電日前披露的 3D 封裝技術(shù) SoIC 下戰(zhàn)帖。

　　英特爾的 Lakefield 處理器預(yù)計(jì)是在單一芯片上采用 10nm 技術(shù)的 Sunny Cove 架構(gòu)為主核心，另外再配置 4 個(gè) 10nm 的 Tremont 架構(gòu)做為小核心，且內(nèi)建 LP DDR4 存儲(chǔ)控制器等，之所以可以把這么多的運(yùn)算和處理元件都包在一顆單芯片中，秘訣就在 Foveros 封裝技術(shù)。

　　再者，未來(lái)英特爾也會(huì)將 Foveros 封裝技術(shù)從 10nm 推進(jìn)至 7nm，通過(guò) 3D 封裝來(lái)延續(xù)摩爾定律。不過(guò)， Foveros 技術(shù)因?yàn)槭嵌褜佣询B，非?？简?yàn)散熱，加上生產(chǎn)良率是一大問(wèn)題，以及上下層的供電穩(wěn)定性，因此可以說(shuō)，目前 Foveros 封裝技術(shù)三大項(xiàng)挑戰(zhàn)分別為散熱、良率、供電等。

　　圖 |臺(tái)積電日前在上海技術(shù)論壇中展現(xiàn)四大封裝技術(shù)：CoWoS、InFO、WoW、SoIC，其中 SoIC 預(yù)計(jì)明年可開(kāi)始生產(chǎn)。

　　圖 |臺(tái)積電日前在上海技術(shù)論壇中讓兩大3D封裝技術(shù)WoW、SoIC 亮相，同時(shí)做出比較，會(huì)是未來(lái)工藝技術(shù)持續(xù)推進(jìn)的重要?jiǎng)恿Α?/p>

　　3D 封裝元年”將至

　　臺(tái)積電日前在批露最高端封裝技術(shù) SoIC(system-on-integrated-chips)技術(shù)時(shí)，市場(chǎng)也直言“真正的 3D IC 終于來(lái)了”， SoIC 預(yù)計(jì)從 2020 年起貢獻(xiàn)營(yíng)收，并將在 2021 年創(chuàng)造顯著收入貢獻(xiàn)。

　　臺(tái)積電在封裝技術(shù)上陸續(xù)推出 2.5D的高端封裝技術(shù) CoWoS(Chip-on-Wafer-on-Substrate)，以及經(jīng)濟(jì)型的扇出型晶圓InFO( Integrated Fan-out )都非常成功，可以說(shuō)一路從三星手上分食蘋(píng)果訂單，到獨(dú)享蘋(píng)果訂單，靠的就是封裝技術(shù)領(lǐng)先對(duì)手，將其產(chǎn)業(yè)地位推上另一個(gè)高峰。

　　早在 10 年前臺(tái)積電就看出隨著半導(dǎo)體前段工藝的快速微縮，后段封裝技術(shù)會(huì)跟不上前段工藝的腳步，臺(tái)積電技術(shù)往前沖刺的腳步會(huì)因此被拖累，等到那時(shí)，摩爾定律真的會(huì)失效，因此毅然決定投入封裝技術(shù)，在 2008 年底成立導(dǎo)線與封裝技術(shù)整合部門(Integrated Interconnect and Package Development Division, IIPD )。

　　可以觀察到，全球半導(dǎo)體龍頭霸主的地位，當(dāng)中一大關(guān)鍵系于“ 3D 封裝技術(shù)”，2020 年將陸續(xù)進(jìn)入 3D 封裝量產(chǎn)的時(shí)間點(diǎn)。

　　英特爾第一個(gè)采用 Foveros 封裝技術(shù)的“ Lakefield ”處理器預(yù)計(jì) 2019 年下半問(wèn)世，但因?yàn)?COMPUTEX 中沒(méi)有宣布相關(guān)細(xì)節(jié)，不知時(shí)程是否有變化，而臺(tái)積電的 SoIC 封裝預(yù)計(jì) 2020 年小量貢獻(xiàn)營(yíng)收，因此，可說(shuō) 2020 年是“ 3D 封裝元年”，屆時(shí)又是摩爾定律的一大里程碑，預(yù)計(jì)英特爾、臺(tái)積電祭出的“真 3D ”封裝技術(shù)將帶來(lái)新一輪的廝殺。