5月14日消息，據(jù)EEnews europe報道，西門子EDA（Siemens EDA）設計驗證技術副總裁兼總經(jīng)理 Abhi Kolpekwar 表示，目前首次流片成功率（應該指的是基于尖端制程工藝的芯片）正在下降，已經(jīng)從 2020 年的 32% 和2022 年的 24% 下降到 2024 年的 14%。
“這在 ASIC 和 FPGA 中都是一個令人驚訝和令人震驚的下降，”Abhi Kolpekwar說。這是一個非常大的問題，其原因可以追溯到目前客戶流片的設計復雜性。
Siemens EDA公司開發(fā)了一套互鎖的工具，用于使用 AI 代理驗證設計，以嘗試解決這個問題。
“第二個問題是時序約束。75% 的項目落后于計劃。然后，熟練的工程師只能滿足 20% 的需求，因此目前 80% 的需求沒有得到滿足。”Abhi Kolpekwar表示：“我的業(yè)務就是幫助人們在流片之前對他們的設計進行功能驗證，盡快、盡早地發(fā)現(xiàn)設計中的任何錯誤。錯誤在系統(tǒng)中停留的次數(shù)越多，它們的成本就越高，因此計劃是在越早期的時候盡可能多地捕捉它們，這樣人們就不需要重新設計了。”
“僅僅生產更快的模擬器是不夠的。我們需要更快的引擎、更快的工程師（通過自動化任務和分析）以及更少的工作負載。所有這些都使最終用戶的總生產力提高了 5 倍，”Abhi Kolpekwar說。
目前Siemens EDA推出的Questa One 具有三個要素，具有新的模擬引擎、驗證工具和驗證 IP，所有這些都使用生成式 AI 和 AI 代理。這些工具正在被 ARM、Mediatek、Rambus 和 Microsoft 使用。
例如，智能創(chuàng)建工具采用設計要求，并將其轉化為設計要求，以便使用 Generative AI 進行形式化驗證。智能回歸工具可識別故障模式，并使用預測性 AI 快速調試問題。
“您無需運行數(shù)千次回歸測試，只需針對任何設計更改運行幾百次優(yōu)化測試。此外，還可以預測可能失敗的測試用例，并且這些測試用例首先排序，這樣如果回歸失敗，您就不必運行其余的測試，”Abhi Kolpekwar說?！斑@就是我們使用 AI 來減少工作量的方式。”
智能引擎可以訪問所有設計數(shù)據(jù)庫和測試平臺，以加速數(shù)據(jù)計算，加速仿真，而智能調試工具使用 AI 來識別故障并為特定代碼提供根本原因分析。
Siemens EDA開發(fā)了一種新的仿真引擎，支持具有自動分區(qū)的并行仿真、功能安全仿真以及靜態(tài)和動態(tài)功耗分析。
在運送給客戶之前，AI 會根據(jù) Siemens EDA 中的標準文檔進行訓練，并且模型將使用帶有檢索增強生成 （RAG） 的本地訓練模型進行訓練。這簡化了驗證工具鏈。
“您可以將生成式 AI 代碼生成用于測試臺，也可以用于運行形式檢查器，但這還不夠，”Abhi Kolpekwar說?！澳梢詮脑O計需求文檔中選取部分，并直接從文檔中生成結果?！?/p>
QuestaOne 驗證工具鏈的另一部分是無激勵驗證 （SFV），用于靜態(tài)和形式驗證，無需仿真平臺即可發(fā)現(xiàn)錯誤。
“SFV 的想法使用 GenAI、LLM、預測和分析 AI 將靜態(tài)和形式分析相結合，而不是在用戶提出問題的地方啟動 linter，我們應用 linter，找到違規(guī)并自動修復，然后運行 RTL 到 TRL 等效性檢查。”Abhi Kolpekwar說。
Verification IQ 工具使用分析 AI 和生成式 AI 來自動執(zhí)行任務和工作負載。這來自 2023 年Siemens EDA對 Avery Design Systems 的收購。
Abhi Kolpekwar表示：“我們正在構建該基準協(xié)議技術，通過驗證 IP 生態(tài)系統(tǒng)引入測試用例和 AI 應用程序的基礎設施。自從我們收購了它們以來，我們已經(jīng)創(chuàng)建了一個驗證 IP 生態(tài)系統(tǒng)，在 QEMU 軟件仿真和 Veloce 硬件仿真上具有可仿真和可仿真的 IP?！睆钠嚭?AI 加速器芯片到存儲設備和航空航天設計，應用范圍廣泛。
“我們的客戶反饋如何加快復雜設計速度，自動化任務以更快地完成任務，并幫助設計驗證經(jīng)理節(jié)省資源，”Abhi Kolpekwar 說。
“Questa One 智能驗證解決方案提高了我們在傳統(tǒng)本地和云部署中的驗證效率，”Arm生產力工程主管 Karima Dridi 表示，“作為使用高性能 Questa One Sim 高級功能仿真器運行大型 EDA 工作負載的早期采用者，我們觀察到最新 AArch64 架構在性能、成本效益和回歸時間縮短方面的改進?！?/p>
聯(lián)發(fā)科技車聯(lián)網(wǎng)技術部高級技術經(jīng)理Chienlin Huang表示：“作為Siemens Questa One 智能驗證解決方案的早期影響者，聯(lián)發(fā)科技已經(jīng)能夠利用形式驗證和仿真技術提高我們工程師在整個驗證過程中的生產力?！癚uesta One Property Assist 利用生成式 AI 為我們節(jié)省了數(shù)周的工程時間，而 Questa One Regression Navigator 可以預測哪些仿真測試最有可能失敗，首先運行它們，并節(jié)省數(shù)天的回歸和調試時間?！?/p>
“Questa One DFT （QDX） 仿真利用先進的以 DFT 為中心的仿真功能，提供比現(xiàn)有仿真解決方案更快的性能，將我們的驗證時間從數(shù)周縮短到數(shù)天，”Microsoft DFT 總監(jiān) Claudia Muia-Tartevet 說?！俺诉@些令人印象深刻的加速之外，在 Microsoft 的 Azure Cobalt 100 平臺上，QDX 還提供了高達 20% 的性能提升，為我們的 EDA 工作負載釋放了更高的效率?！?/p>
Rambus 硅 IP 工程副總裁 Susheel Tadikonda 表示：“西門子的 Questa One 智能驗證改進并簡化了我們的驗證流程，使我們能夠通過適用于 PCIe、CXL 和 HBM 接口的最先進的硅 IP 解決方案來處理生成式 AI 等新時代的數(shù)據(jù)中心工作負載。利用完整的 Questa One 解決方案，包括仿真、靜態(tài)和形式分析以及驗證 IP 技術，通過對 SoC 和小芯片設計的 IP 解決方案進行全面驗證，增強了客戶的信心。”
