關鍵詞：
0 引言
    CCD" title="CCD">CCD圖像傳感器是20世紀70年代出現(xiàn)的新型半導體光電轉換器件，經(jīng)歷了30多年的發(fā)展直到今日，它的技術已經(jīng)成熟。近幾十年來，CCD在圖像傳感、信號處理、數(shù)字存儲等領域取得了重大發(fā)展。CCD具有靈敏度高、分辨率高、噪聲小、動態(tài)范圍大等優(yōu)勢，具有非常廣闊的應用前景。隨著CCD性能的不斷提高，對其信號處理芯片也提出了更高的要求。CCD視頻信號處理的設計重點在于信號處理器對CCD輸出的視頻信號
進行放大、相關雙采樣" title="相關雙采樣">相關雙采樣、A／D變換等處理，形成數(shù)字化的圖像數(shù)據(jù)，以進行后續(xù)的圖像處理。該部分的設計要求分析CCD輸出數(shù)字視頻信號的特點，從而選擇滿足高速率要求的專用CCD視頻信號處理芯片。在此選用了CCD視頻信號處理芯片AD9822" title="AD9822">AD9822設計了CCD視頻信號處理電路。在分析了該芯片的電路結構和工作原理后，基于現(xiàn)場可編程門器件(FPGA)技術完成了該芯片的初始化設置和寄存器配置，并結合Xilinx公司的FPGA芯片XC3S50完成了硬件電路的設計。

1 CCD視頻信號的特點及其處理方法
    CCD輸出信號必須進行視頻處理才能為后續(xù)電路使用。一方面，是為了盡可能地消除各種噪聲和干擾同時又不損失圖像細節(jié)，并且保證在CCD的動態(tài)范圍內圖像信號隨目標亮度成線性變化；另一方面，要對CCD輸出信號進行數(shù)字化處理，以便于計算機處理。這里介紹一下CCD輸出信號的特點。CCD器件輸出的信號比較特殊，其輸出信號波形如圖1所示。從圖1中可以看出，這些信號就其幅值來講是模擬信號，其幅值可以
反映出每個像素單元受光后感生電荷的多少，是模擬量，同時在信號輸出和感測過程中的非線性以及信號轉移過程中的電荷損失，都說明了CCD器件輸出信號具有模擬信號的特點。但是，在時間關系上，這些信號又受精確、穩(wěn)定的時鐘控制，并在時鐘脈沖的作用下移位輸出，類似于數(shù)字移位寄存器。根據(jù)檢測結果可知，每個像素中光生電荷的有無才是重要的，而非電荷量的多少。綜合兩方面的情況，說明CCD信號具有模擬性和數(shù)字性，為數(shù)字視頻信號。因此，對這種信號的處理也有別于普通的模擬信號。傳統(tǒng)的CCD相機視頻處理的組成由各自獨立的器件完成，其電路復雜、調試困難、價格昂貴。專用視頻信號處理器將相關雙采樣、可編程增益控制、暗電平補償、ADC模數(shù)轉換等功能集成在一片芯片上，集成度高，功能強大，性能優(yōu)越，價格便宜，滿足CCD相機朝著輕量化、小型化方向發(fā)展的需求，是本文設計CCD成像系統(tǒng)視頻處理電路的首選器件。



2 AD9822的結構及其工作原理
2．1 AD9822簡介
    AD9822是美國ADI公司的一款面向CCD的完善的低功耗單通道模擬信號處理器，內含最高15 MSPS的相關雙采樣(CDS)電路、可編程增益放大器(PGA)、14位精度的最高采樣率為15 MSPS的A／D轉換器，可以對面陣CCD信號和模擬視頻信號進行A／D轉換。AD9822以其高精度、高速度的模數(shù)轉換能力，廣泛應用在工業(yè)控制、醫(yī)療儀器、科學研究等領域的高精度圖像采集系統(tǒng)中。
    圖2為AD9822的內部結構，它提供三通道的信號輸入，每個通道由輸入箝位、相關雙采樣、DAC補償以及可編程增益放大器PGA和高精度A／D轉換器構成。CCD輸出信號先后在相關雙采樣處理單元、增益控制處理單元以及A／D轉換處理單元作用下，轉換成數(shù)字信號輸出。


2．2 AD9822的工作原理
    本設計采用的是單路CDS模式，CCD視頻信號在進入AD9822之前，首先要進行交流耦合。由于CCD的輸出信號包含了一個較大的直流成分，這個直流量會超出后接信號處理芯片允許的輸入信號電壓范圍，因此，需要從信號中去除這個大的直流分量。在實際電路中，將CCD的輸出信號經(jīng)過一個 O．1μF的耦合電容連接到AD9822的CCD信號輸入引腳。在本設計中，由于CCD輸出信號的幅值為1．9 V，而AD9822允許的輸入信號幅值為2 V，所以，經(jīng)過交流耦合后，CCD輸出信號可直接進入AD9822。之后，視頻信號首先經(jīng)過的是輸入箝位電路，箝位電路用來消除信號鏈中的殘留偏壓，并且跟蹤CCD暗像素的頻率成份，錯誤的信號將被過濾掉，所以噪聲降低，去掉偏壓還可減小對增益改變的影響。
    經(jīng)過箝位后的信號進入相關雙采樣電路。電路對每個CCD像素信號進行兩次采樣，以提取視頻信息和抑制低頻噪聲。由于CCD每個像素的輸出信號中既包含有光敏信號，也包含有復位脈沖電壓信號，若在光電信號的積分開始時和積分結束時，分別對輸出信號采樣，并且使得兩次采樣的間隔時間遠小于時間常數(shù) RonC(Ron為復位管的導通電阻)，則這樣2次采樣的噪聲電壓相差無幾，而這兩次采樣的時間又是相關的。若將兩次采樣值相減，就基本消除了復位噪聲的干擾，得到信號電平的實際有效幅值。如圖1所示，CDSCLK1和CDSCLK2分別用來對參考電平和數(shù)據(jù)電平進行采樣，ADCCLK為ADC的采樣時鐘。它們和CCD視頻信號的位置關系決定了信號質量的好壞。CDSCLK1，CDSCLK2和ADCCLK均由FPGA實現(xiàn)。
    經(jīng)過相關雙采樣后，信號被送入增益放大器PGA。這里先經(jīng)過一個DAC補償?shù)姆答伨W(wǎng)絡，以便更穩(wěn)定地調節(jié)圖像信號。DAC offset可以提供-350～+350 mV的信號補償，步進階數(shù)為512，即9 b的分辨率。具體數(shù)值通過補償寄存器進行配置。增益放大器PGA的增益范圍為1～5．7 dB，步進階數(shù)為64階，分辨率為6 b，通過PGA增益寄存器進行配置。PGA的增益值和PGA Gain寄存器中的值之間的關系如下：
  
    式中：G為增益寄存器中的十進制的值，變化范圍為0～63。
    合理地設置增益放大器，可將信號調節(jié)至ADC允許的最大量程，有利于提高ADC的動態(tài)范圍，從而提高圖像質量。
    經(jīng)過以上信號預處理后，信號進入A／D轉換器，AD9822使用的是高性能14 b模數(shù)轉換器，高速低耗。差分非線性性能在O．7LsB左右。由CCD視頻信號的數(shù)據(jù)輸出速率可知，AD采樣率為10 MHz。因為AD9822只有8個數(shù)據(jù)輸出引腳，因此采用分時輸出高8位和低6位的方法來實現(xiàn)14位數(shù)據(jù)的輸出。采樣時鐘ADCCLK和輸出數(shù)據(jù)關系如圖2所示。輸出數(shù)據(jù)送入低壓差分線驅動器DS90C031后轉換為差分信號，而后送到下一級處理器進行處理。
2．3 AD9822內部寄存器的配置
    由上面的介紹可知，AD9822的各種功能模式由其內部寄存器控制，通過三線串行接口SLOAD，SDATA，SCK對內部寄存器寫數(shù)據(jù)就可實現(xiàn)對其功能模式的配置。AD9822共有8個8 b的內部寄存器，各寄存器的每一位控制不同的內容。其中，配置寄存器控制芯片的工作模式和偏置電壓。MUX寄存器控制采樣通道的順序。PGA寄存器和補償寄存器各有3個，分別對紅、綠、藍3個通道做增益控制和信號補償。設計中，由FP-GA提供三線串行接口的時序及數(shù)據(jù)。

3．AD9822初始化及工作時序的實現(xiàn)
3．1 現(xiàn)場可編程門陣列" title="現(xiàn)場可編程門陣列">現(xiàn)場可編程門陣列(FPGA)
    隨著電子技術的不斷發(fā)展，電子系統(tǒng)的設計方法也發(fā)生了很大的變化，基于EDA技術的芯片設計已經(jīng)代替了傳統(tǒng)的設計方法成為電子系統(tǒng)設計的主流?，F(xiàn)場可編程門陣列(FPGA)是應用極為廣泛的一類可編程專用集成電路(ASIC)，工程師可以利用它在實驗室里設計出所需的專用集成電路，從而縮短產(chǎn)品的開發(fā)周期，降低開發(fā)成本。此外，F(xiàn)PGA還具有可重復編程和在系統(tǒng)重構的特性，使得硬件的功能可以像軟件一樣通過編程來修改，這樣就極大地提高了電子系統(tǒng)設計的靈活性和通用性。本文選用Xilinx公司的FPGA芯片XC3S50器件，結合ISE10．1開發(fā)工具，可以實現(xiàn)電路設計、仿真、器件編程等全部功能，開發(fā)調試靈活。
3．2 AD9822初始化設置和工作時序的實現(xiàn)
    要使AD9822正常工作，需要為其提供初始化設置和驅動時序，初始化設置用于設定該芯片的工作狀態(tài)，驅動時序為A／D轉換提供正確的采樣時鐘。選用硬件編程語言VHDL設計AD9822的初始化設置和驅動時序。VHDL采用自頂向下的設計方式，具有很強的系統(tǒng)硬件描述能力和系統(tǒng)仿真能力。
    AD9822的初始化設置通過三線串行接口來實現(xiàn)，圖3為向內部寄存器寫數(shù)據(jù)的時序。圖中，SLOAD是移位寄存器使能端，SDATA向移位寄存器寫數(shù)據(jù)，SCLK為寫數(shù)據(jù)的時鐘，在設計中，頻率選為1O MHz。SDATA數(shù)據(jù)長度為2個字節(jié)，有效數(shù)據(jù)為12位。其中3位寄存器地址選通位，9位寄存器數(shù)據(jù)位。在2個字節(jié)的移位操作完畢之后，移位寄存器中的數(shù)據(jù)在SLOAD上升沿被送入并行鎖存寄存器中，即在SLOAD上升沿進行系統(tǒng)配置更新。頻率選為10 MHz。


    AD9822的工作時序由CDS驅動時鐘和A／D轉換時鐘2部分組成。CDS驅動時鐘信號為CDSCLK1和CDSCLK2，二者均在下降沿處采集信號。 CDSCLK1為第一次采樣觸發(fā)信號，CDSCLK2為第二次采樣觸發(fā)信號。在ADCCLK下降沿處采樣經(jīng)過CDS處理后的電平信號。圖4為在 ise10．1中的仿真波形，其中，R為對應CCD輸出視頻信號的時鐘，它和CCD輸出信號的時序關系如圖5所示。由仿真結果可以看出，設計能夠滿足對 CCD視頻信號進行相關雙采樣的要求。




4 結語
    在此結合CCD成像器的特點詳細介紹了AD9822的性能特性以及其配置方法，作為高性能的CCD信號處理器，AD9822的內部結構完善，可編程參數(shù)配置靈活方便，其集成了CDS、PGA、ADC等電路，為系統(tǒng)設計帶來了方便。實驗證明，AD9822能較好地完成對高速面陣CCD信號的采集和轉換，滿足 CCD視頻處理的要求。