成人av一本不卡二卡,亚洲女性午夜在线视频,久久综合亚洲鲁鲁五月天69堂

頭條

英特爾正式宣布出售Altera 51%股份

英特爾正式宣布出售Altera 51%股份

4 月 14 日消息，英特爾北京時(shí)間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達(dá)成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。

入門：FPGA設(shè)計(jì)硬件語言Verilog中的參數(shù)化

　　FPGA 設(shè)計(jì)的硬件語言Verilog中的參數(shù)化有兩種關(guān)鍵詞：define 和 paramerter,參數(shù)化的主要目的是代碼易維護(hù)、易移植和可讀性好。

發(fā)表于：12/31/2022

入門：FPGA芯片結(jié)構(gòu)介紹及工作原理解析

　　如前所述，F(xiàn)PGA是在PAL、GAL、EPLD、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為ASIC領(lǐng)域中的一種半定制電路而出現(xiàn)的，即解決了定制電路的不足，又克服了原有可編程器件門電路有限的缺點(diǎn)。

發(fā)表于：12/31/2022

教程：FPGA PCIE調(diào)試及DSP代碼的講解

　　本人調(diào)試是將DSP作為RC端，F(xiàn)PGA作為EP端，且下文是對DSP代碼的講解。本人調(diào)試參考代碼是D: ipdk_C6678_1_1_2_6packages idrvexampleProjectsPCIE_exampleProject。本文所指的PCIE手冊為TI公司C6678的pcie技術(shù)手冊，全名為 KeyStone Architecture Peripheral Component Interconnect Express （PCIe）。

發(fā)表于：12/31/2022

教程：基于FPGA的模數(shù)轉(zhuǎn)換器(ADC)或數(shù)模轉(zhuǎn)換器

　　將具有信號處理功能的FPGA與現(xiàn)實(shí)世界相連接，需要使用模數(shù)轉(zhuǎn)換器（ADC）或數(shù)模轉(zhuǎn)換器（DAC）　　一旦執(zhí)行特定任務(wù)，F(xiàn)PGA系統(tǒng)必須與現(xiàn)實(shí)世界相連接，而所有工程師都知道現(xiàn)實(shí)世界是以模擬信號而非數(shù)字信號運(yùn)轉(zhuǎn)的。這意味著需要在模擬信號域與數(shù)字信號域之間進(jìn)行轉(zhuǎn)換。針對手頭工作選擇恰當(dāng)?shù)腇PGA時(shí)，用戶面臨著林林總總的選擇，在為系統(tǒng)選擇正確的ADC或DAC時(shí)也是如此，玲瑯滿目。

發(fā)表于：12/31/2022

教程：關(guān)于FPGA的46個(gè)基本概念你都知道嗎

　　建立時(shí)間是指觸發(fā)器的時(shí)鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時(shí)間。輸入信號應(yīng)提前時(shí)鐘上升沿（如上升沿有效）T時(shí)間到達(dá)芯片，這個(gè)T就是建立時(shí)間-Setup TIme。如不滿足setup TIme，這個(gè)數(shù)據(jù)就不能被這一時(shí)鐘打入觸發(fā)器，只有在下一個(gè)時(shí)鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。

發(fā)表于：12/23/2022

一種應(yīng)用于機(jī)器學(xué)習(xí)的惡意網(wǎng)頁特征提取方法

基于機(jī)器學(xué)習(xí)的惡意網(wǎng)頁檢測技術(shù)進(jìn)行研究。目前流行的“特征碼”“白名單”等方式，僅能夠檢測已知的惡意網(wǎng)頁；機(jī)器學(xué)習(xí)方法，能夠檢測出未知的惡意網(wǎng)頁，但在處理網(wǎng)頁特征時(shí)要面臨數(shù)據(jù)量大、復(fù)雜和繁瑣的問題。提出一種哈希壓縮的方法，用于處理網(wǎng)頁的特征數(shù)據(jù)。該方法在保證檢測模型的漏報(bào)率和誤報(bào)率下可實(shí)現(xiàn)將150萬的特征映射在2萬的特征空間內(nèi)，對提取出的特征數(shù)據(jù)運(yùn)用K折交叉驗(yàn)證法訓(xùn)練多個(gè)傳統(tǒng)機(jī)器學(xué)習(xí)模型和集成學(xué)習(xí)模型。并通過評估模型的檢測效果，篩選出表現(xiàn)最好的分類檢測模型。

發(fā)表于：12/20/2022

一類計(jì)算系統(tǒng)的MBSE建模方法

隨著社會(huì)各領(lǐng)域?qū)τ谒懔π枨蟮目焖僭鲩L，通過計(jì)算架構(gòu)創(chuàng)新提升計(jì)算系統(tǒng)算力越來越收到重視。計(jì)算系統(tǒng)的研制是一項(xiàng)復(fù)雜的系統(tǒng)工程，計(jì)算架構(gòu)的創(chuàng)新使得計(jì)算系統(tǒng)的復(fù)雜程度不斷增加，傳統(tǒng)的系統(tǒng)工程方法難以滿足系統(tǒng)研制需求。采用基于模型的系統(tǒng)工程(MBSE)方法對一類計(jì)算系統(tǒng)的建模方法進(jìn)行了研究，提出了建?？蚣?，建立了系統(tǒng)模型。運(yùn)用此建模方法建立了某國產(chǎn)化計(jì)算系統(tǒng)模型，證明了建模方法的有效性，為下一步運(yùn)用計(jì)算機(jī)仿真技術(shù)進(jìn)行一類計(jì)算系統(tǒng)研制奠定了基礎(chǔ)。

發(fā)表于：12/20/2022

基于無人機(jī)平臺(tái)的動(dòng)目標(biāo)航跡模擬算法

測控設(shè)備是保障我國航天任務(wù)順利進(jìn)行的必要手段。多年來測控技術(shù)人員在任務(wù)間隙，一直利用測控設(shè)備隨機(jī)的軟件模擬實(shí)戰(zhàn)任務(wù)以進(jìn)行日常訓(xùn)練。這種模擬方式一方面無法實(shí)現(xiàn)全系統(tǒng)的閉環(huán)模擬，另一方面需要系統(tǒng)的更新系統(tǒng)仿真軟件才可以實(shí)現(xiàn)新場景、新業(yè)務(wù)的模擬。通過引入無人機(jī)平臺(tái)配合載荷模塊這一概念，從坐標(biāo)轉(zhuǎn)換的角度出發(fā)，在理論上推導(dǎo)了利用“無人機(jī)+載荷”實(shí)現(xiàn)動(dòng)目標(biāo)模擬的算法流程。通過算法仿真，證實(shí)了利用該算法流程實(shí)現(xiàn)真實(shí)彈道模擬的可行性。

發(fā)表于：12/20/2022

教程：關(guān)于FPGA上HBM 425GB/s內(nèi)存帶寬的實(shí)測

　　本文是第一篇詳細(xì)介紹HBM在FPGA上性能實(shí)測結(jié)果的頂會(huì)論文（FCCM2020，Shuhai: Benchmarking High Bandwidth Memory on FPGAs），作者是浙江大學(xué)王則可博士！感謝王則可博士允許本公眾號轉(zhuǎn)載該論文的中文譯文。論文給出了FPGA上HBM可提供高達(dá)425GB/s內(nèi)存帶寬的實(shí)測結(jié)果！結(jié)合前兩天，本公眾號轉(zhuǎn)發(fā)老石的文章，目前采用Chiplet技術(shù)的光口速率可以達(dá)到驚人的2Tbps。而本文介紹的同樣采用Chiplet技術(shù)的HBM，訪存帶寬高達(dá)425GB/s，那么采用這樣光口和緩存的網(wǎng)卡會(huì)是一種怎樣的高性能呢？對NIC或者Switch內(nèi)部的總線帶寬又有怎樣的要求呢？我們期待著能夠用2Tbps接口和HBM技術(shù)的NIC或者Switch的出現(xiàn)。

發(fā)表于：12/20/2022

教程：FPGA對芯片有何影響 FPGA如何實(shí)現(xiàn)連接？

　　FPGA（現(xiàn)場可編程門陣列）自誕生以來就一直在沖擊著專用集成電路（ASIC，ApplicaTIon Specific Integrated Circuit）芯片界的神經(jīng)。在20世紀(jì)80年代中期，RossFreeman和他的同事從Zilog手中購買了這項(xiàng)技術(shù)，并著手創(chuàng)辦了針對ASIC仿真和教育市場的Xilinx。（Zilog出自?？松梨谑凸荆?yàn)樵?0世紀(jì)70年代，人們已經(jīng)開始擔(dān)心石油會(huì)在30年后枯竭，這一點(diǎn)在今天仍然適用）。同時(shí)，Altera也以類似的技術(shù)為核心成立。

發(fā)表于：12/20/2022