H.264 baseline解碼器中運動補償模塊的硬件設(shè)計
所屬分類：技術(shù)論文
上傳者：aet
文檔大小：129 K
所需積分：0分積分不夠怎么辦？
文檔介紹：完成了H.264 baseline解碼器中運動補償模塊的Verilog建模，通過了功能驗證和綜合。該運動補償模塊可用于H.264 baseline解碼器的FPGA實現(xiàn)和ASIC實現(xiàn)。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。