使用VHDL進行分頻器設計
所屬分類：軟件
上傳者：chenyy
文檔大小：412 K
標簽： 開發(fā)工具
所需積分：0分積分不夠怎么辦？
文檔介紹：本文使用實例描述了在FPGA/CPLD上使用VHDL進行分頻器設計，包括偶數分頻、非50%占空比和50%占空比的奇數分頻、半整數（N+0.5）分頻、小數分頻、分數分頻以及積分分頻。所有實現(xiàn)均可通過Synplify Pro或FPGA生產廠商的綜合器進行綜合，形成可使用的電路，并在ModelSim上進行驗證。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。