一種高速RS譯碼器的FPGA實現(xiàn)
所屬分類：技術論文
上傳者：aet
文檔大?。?span>286 K
所需積分：0分積分不夠怎么辦？
文檔介紹：結合流水線技術， 對一種新提出的RS譯碼的歐幾里德迭代算法及其VLSI結構，給出了基于時域譯碼的FPGA實現(xiàn)和驗證，并采用分時復用技術對譯碼器的關鍵模塊——解關鍵方程模塊的結構加以改進，使其錯誤位置和錯誤值多項式單元能面積復用。該結構的特點是：控制單元簡單；模塊結構非常規(guī)則，易于用Verilog HDL實現(xiàn)；可應用于高速通信場合。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。