首頁
新聞
業(yè)界動態(tài)
新品快遞
高端訪談
AET原創(chuàng)
市場分析
圖說新聞
會展
專題
期刊動態(tài)
設計資源
設計應用
解決方案
電路圖
技術專欄
資源下載
PCB技術中心
在線工具庫
技術頻道
模擬設計
嵌入式技術
電源技術
可編程邏輯
測試測量
通信與網絡
行業(yè)頻道
工業(yè)自動化
物聯網
通信網絡
5G
數據中心
信息安全
汽車電子
大學堂
期刊
文獻檢索
期刊投稿
登錄
注冊
首頁
資源下載
可編程邏輯
正文
勵知科技-高速射頻PCB設計專家
技術沙龍-數據要素資產化為網絡安全行業(yè)帶來的新發(fā)展機遇
點擊查看ChinaAET RISC-V專題
歡迎查看AET商業(yè)航天專題
ALTERA開發(fā)板 原理圖 2
所屬分類：
電路圖
上傳者：
qixiangyujj
文檔大?。?span>35 K
標簽：
FPGA
所需積分：0分
積分不夠怎么辦？
文檔介紹：
EP2C20 Altera Cyclone II FPGA Starter Board.pdf part2
現在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。
FPGA 相關資源
基于PXIe的CMUT多通道超聲收發(fā)板卡設計與實現
基于FPGA的多路SGMII接口以太網設計與測試
基于DDPG算法的數據傳輸研究
基于高性能FPGA的超高速IPSec安全設備設計與實現
采用SSI協議實現的通信控制器設計
基于SiP技術多核處理器微系統(tǒng)設計
基于FPGA的電磁繼電器在線測試系統(tǒng)設計
基于FPGA的LVDS多通道視頻流自動校準設計與實現
qixiangyujj 的最新分享
FPGA調試工具chipscope教程資料
XILINX ROM使用中文教程
Altera鎖相環(huán)(ALTERA_PLL)宏功能模塊用戶指南
【用戶指南】Altera收發(fā)器PHY IP核用戶指南
《從算法設計到硬線邏輯的實現》CPU設計教程
異步時鐘設置
同步搜索 FPGA 實現
FPGA 設置SD CARD
活動
【熱門活動】2025年數據要素治理學術研討會
【技術沙龍】網絡安全+DeepSeek
【熱門活動】2025年NI測試測量技術研討會
【熱門活動】2024年基礎電子測試測量方案培訓
【熱門活動】密碼技術與數據安全技術沙龍
相關文章
基于FPGA的PCI總線接口多通道DMA控制器的設計與實現
賽靈思全球首個28nm FPGA Kintex-7 325T給力發(fā)貨
基于FPGA的卷積碼編譯碼器
基于RTL綜合策略的狀態(tài)機優(yōu)化方案
合作研究取得成功，汽車、工業(yè)和通信電子設備中的微電子系統(tǒng)進一步微型化
SDSoC開發(fā)環(huán)境能為您帶來什么
相關視頻
【視頻】在下一代定制設計中使用軟核MIPS處理器的5個原因
【視頻】PlanAhead設計分析工具學習系列1——簡介
【視頻】使用PlanAhead進行RTL與IP的設計入門——PlanAhead學習系列4
【視頻】使用PlanAhead設計保存——PlanAhead學習系列8
【視頻】采用賽靈思設計平臺的ADI FMC模塊演示
【視頻】植物識別（第三屆OpenHW開源硬件與嵌入式大賽三等獎）
相關博客文章
ETCS-i 硬件設計分析
FPGA實戰(zhàn)演練邏輯篇54：VGA驅動接口時序設計之1概述
5.菜鳥初入FPGA之LED顯示移位,位拼運算
一行錯誤代碼葬送了日本這顆18億元的最新衛(wèi)星
數字集成電路與系統(tǒng)設計MooC規(guī)劃
這世界也只有加班貓告訴你什么叫FPGA時序約束
相關小組話題
DelayMatrix查看不到一些信號相應于ClkOut的延遲？
請問這個UART程序為什么不能進入中斷
【代網友zylok提問】在FPGA設計DSP中實現脈沖輸出時，請問我如何實現用快速除法器得出頻率，控制輸出脈沖？
用于移動寬帶基礎設施的新一代無線電數字前端解決方案
【USB】YCbCr422轉Gray灰度HDL-VIP實現
MAX II UFM
網站相關
關于我們
聯系我們
投稿須知
廣告及服務
內容許可
廣告服務
雜志訂閱
會員與積分
積分商城
會員等級
會員積分
VIP會員
關注我們
Copyright ? 2005-
2024
華北計算機系統(tǒng)工程研究所版權所有
京ICP備10017138號-2
