基于FPGA的指針?lè)答伿降凸腣iterbi譯碼器設(shè)計(jì)
所屬分類(lèi)：技術(shù)論文
上傳者：aet
文檔大?。?span>491 K
標(biāo)簽： 低功耗 ViterbiViterbi編譯器 FPG
所需積分：0分積分不夠怎么辦？
文檔介紹：為了滿(mǎn)足復(fù)雜的無(wú)線(xiàn)通信系統(tǒng)功耗以及性能要求，提出并設(shè)計(jì)了一種指針?lè)答伿絍iterbi譯碼器。該譯碼器使相鄰時(shí)刻的各狀態(tài)轉(zhuǎn)移滿(mǎn)足單向一對(duì)一指向關(guān)系，并根據(jù)傳統(tǒng)譯碼器初始譯碼狀態(tài)從狀態(tài)0延伸的特點(diǎn)，通過(guò)每一時(shí)刻不斷更新的狀態(tài)指針指向當(dāng)前時(shí)刻譯碼路徑狀態(tài)，同時(shí)輸出譯碼結(jié)果。算法仿真以及FPGA和CMOS綜合結(jié)果表明，該譯碼器功耗降低60%，譯碼延時(shí)小，并且在信噪比較高的情況下有很好的譯碼性能，特別適用于約束長(zhǎng)度大、譯碼狀態(tài)數(shù)多的情況。
現(xiàn)在下載
VIP會(huì)員，AET專(zhuān)家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。