久久精品无码福利午夜理论片,一个人日本免费完整版bd

面向三維場(chǎng)景動(dòng)態(tài)設(shè)計(jì)的可視化工具設(shè)計(jì)與實(shí)現(xiàn)[模擬設(shè)計(jì)][工業(yè)自動(dòng)化]

可視化工具能改善三維設(shè)計(jì)領(lǐng)域中工作復(fù)雜繁瑣的問(wèn)題，但現(xiàn)有工具較少同時(shí)兼顧動(dòng)態(tài)設(shè)計(jì)與低編程門檻要求。面向設(shè)計(jì)師群體，設(shè)計(jì)實(shí)現(xiàn)可視化工具，關(guān)注三維場(chǎng)景中的動(dòng)態(tài)設(shè)計(jì)內(nèi)容。使用基于任務(wù)價(jià)值、影響力以及緊迫度的動(dòng)態(tài)任務(wù)調(diào)度算法，改善關(guān)鍵視覺(jué)效果的響應(yīng)延遲問(wèn)題。實(shí)驗(yàn)及運(yùn)行結(jié)果表明，調(diào)度算法能優(yōu)化關(guān)鍵任務(wù)執(zhí)行，可視化工具有助于簡(jiǎn)易快捷地進(jìn)行三維場(chǎng)景設(shè)計(jì)。

發(fā)表于：6/24/2024 1:03:24 PM

基于Vivaldi的超寬帶低剖面天線設(shè)計(jì)[通信與網(wǎng)絡(luò)][通信網(wǎng)絡(luò)]

針對(duì)超寬帶小型化雷達(dá)系統(tǒng)的需求背景，設(shè)計(jì)了一款通過(guò)交趾耦合形成天線間緊耦合結(jié)構(gòu)的超寬帶低剖面陣列天線。該陣列天線單元首先在傳統(tǒng)Vivaldi天線結(jié)構(gòu)上增設(shè)了一對(duì)帶圓形腔體的弧形槽，從而使傳統(tǒng)Vivaldi天線頂端呈現(xiàn)類似偶極子輻射結(jié)構(gòu)的形態(tài)；然后通過(guò)采用交趾耦合結(jié)構(gòu)起到天線間緊耦合作用，明顯降低了天線的整體剖面高度；接下來(lái)在天線單元上層引入介質(zhì)匹配層，進(jìn)一步改善了匹配效果。仿真結(jié)果表明：設(shè)計(jì)的陣列天線在2.5~15 GHz工作頻段內(nèi)，其駐波比均小于2，12×12天線陣列最大增益大于20 dB，陣列天線單元剖面高度僅為15 mm（0.125倍低頻波長(zhǎng)）。因此，設(shè)計(jì)的天線在保證超寬帶性能下還大大降低了天線的剖面高度，具有較高的工程應(yīng)用價(jià)值。

發(fā)表于：6/24/2024 1:03:21 PM

基于排序分組碼本的糾錯(cuò)譯碼優(yōu)化算法[通信與網(wǎng)絡(luò)][通信網(wǎng)絡(luò)]

針對(duì)基于猜測(cè)隨機(jī)加性噪聲的通用糾錯(cuò)譯碼算法中碼本容量大、譯碼速度慢的問(wèn)題，提出一種基于排序分組碼本的糾錯(cuò)譯碼優(yōu)化算法。對(duì)待譯碼序列分段，按照信息位碼重大小對(duì)各碼段進(jìn)行排序，再按照碼重值對(duì)碼段進(jìn)行分組，產(chǎn)生每組的碼本，以組的形式進(jìn)行譯碼。經(jīng)仿真驗(yàn)證表明，優(yōu)化算法譯碼速度相比于噪聲猜測(cè)譯碼算法提升了一倍，誤碼性能與極大似然譯碼算法性能基本一致，驗(yàn)證了算法有效性。

發(fā)表于：6/24/2024 1:03:19 PM

基于LabWindows/CVI的飛機(jī)油量系統(tǒng)故障檢測(cè)和修理[嵌入式技術(shù)][航空航天]

現(xiàn)階段國(guó)內(nèi)直升機(jī)油量采集和顯示系統(tǒng)的排故方式多采用系統(tǒng)聯(lián)試，不能快速準(zhǔn)確地定位故障。基于LabWindows/CVI設(shè)計(jì)開(kāi)發(fā)了油量系統(tǒng)故障診斷測(cè)試程序，既可以單獨(dú)測(cè)試系統(tǒng)中某一個(gè)部件，又可以系統(tǒng)聯(lián)試。通過(guò)對(duì)串行數(shù)據(jù)的分析，均可以快速判定油量信號(hào)變換器或油量指示器的故障情況。該診斷方法易實(shí)現(xiàn)，有助于彌補(bǔ)現(xiàn)階段直升機(jī)油量系統(tǒng)故障檢測(cè)和修理手段的不足，具有一定的應(yīng)用前景。

發(fā)表于：6/24/2024 1:03:18 PM

基于FPGA的電磁繼電器在線測(cè)試系統(tǒng)設(shè)計(jì)[嵌入式技術(shù)][工業(yè)自動(dòng)化]

電磁繼電器在現(xiàn)代國(guó)防軍事、工業(yè)自動(dòng)化以及交通運(yùn)輸?shù)阮I(lǐng)域應(yīng)用廣泛，當(dāng)系統(tǒng)中的電磁繼電器發(fā)生失效時(shí)將影響整個(gè)電氣系統(tǒng)的可靠運(yùn)行。為了提高電氣系統(tǒng)的可靠性，需要檢測(cè)繼電器的特性參數(shù)，以評(píng)估其工作性能并提高其穩(wěn)定性。針對(duì)電磁繼電器觸點(diǎn)易失效問(wèn)題，設(shè)計(jì)了一套基于FPGA的電磁繼電器在線測(cè)試系統(tǒng)。采用鐵路繼電器作為試品，分析繼電器的各項(xiàng)特性參數(shù)，并選取能反映其觸點(diǎn)退化程度的時(shí)間參數(shù)進(jìn)行測(cè)試。這種能夠應(yīng)用于多型號(hào)繼電器的便攜式在線測(cè)試系統(tǒng)，可實(shí)時(shí)檢測(cè)繼電器吸合和釋放過(guò)程中的電壓變化波形并進(jìn)行數(shù)據(jù)存儲(chǔ)，為后續(xù)繼電器的性能狀態(tài)評(píng)估提供了數(shù)據(jù)支撐，也為電磁繼電器的維修維護(hù)提供了參考數(shù)據(jù)。

發(fā)表于：6/24/2024 1:03:16 PM

基于RISC-V的硬件管理控制器設(shè)計(jì)[嵌入式技術(shù)][工業(yè)自動(dòng)化]

隨著云計(jì)算、大數(shù)據(jù)等先進(jìn)計(jì)算產(chǎn)業(yè)的發(fā)展，基于硬件的管理模式實(shí)現(xiàn)智能化管理具有重要意義。基于RISC-V核心設(shè)計(jì)實(shí)現(xiàn)一種硬件管理控制芯片，利用網(wǎng)絡(luò)通信工具，實(shí)現(xiàn)對(duì)應(yīng)用系統(tǒng)的有效管理?；赨VM驗(yàn)證方法學(xué)構(gòu)建驗(yàn)證平臺(tái)進(jìn)行仿真驗(yàn)證，基于FPGA構(gòu)建芯片原型驗(yàn)證平臺(tái)與上位機(jī)進(jìn)行協(xié)同驗(yàn)證與穩(wěn)定性測(cè)試。物理設(shè)計(jì)采用40 nm工藝，設(shè)計(jì)頻率為250 MHz。

發(fā)表于：6/24/2024 1:03:14 PM

基于SiP技術(shù)的信號(hào)處理通道設(shè)計(jì)[模擬設(shè)計(jì)][航空航天]

隨著軍用無(wú)人機(jī)等航電系統(tǒng)不斷朝著小型化、智能化、綜合化的方向發(fā)展，如何有效滿足裝備的低SWaP（Size，Weight and Power）要求成為一大難題。介紹了某型寬帶綜合化數(shù)字預(yù)處理模塊的研制，利用“裸芯片+高密度基板”系統(tǒng)級(jí)封裝（SiP）的方式對(duì)信號(hào)處理平臺(tái)（DSP、FPGA、SerDes和DDR芯片）進(jìn)行集成，替代目前業(yè)界普遍采用的“封裝芯片+印制板+平面集成”的傳統(tǒng)方式，實(shí)現(xiàn)寬帶綜合化數(shù)字信號(hào)處理模塊的高密度集成。在主要性能指標(biāo)（可編程邏輯資源、定點(diǎn)處理能力、浮點(diǎn)處理能力、數(shù)據(jù)傳輸速率）不變的情況下，使得信號(hào)處理模塊的面積降低為45 mm×45 mm，重量降低到103 g。

發(fā)表于：6/24/2024 1:03:13 PM

基于國(guó)密SM3算法的安全芯片設(shè)計(jì)與實(shí)現(xiàn)[模擬設(shè)計(jì)][工業(yè)自動(dòng)化]

基于信息安全的重要性以及芯片國(guó)產(chǎn)化的需求，同時(shí)為了提高信息安全技術(shù)的自主創(chuàng)新性，設(shè)計(jì)了一款應(yīng)用于信息安全領(lǐng)域的安全芯片。該芯片以國(guó)密SM3算法為引擎核心，采用單總線通信方式，僅占用一個(gè)IO通信資源，協(xié)議支持1-wire總線協(xié)議，以滿足不同應(yīng)用場(chǎng)景的需求。電路基于國(guó)內(nèi)商用110 nm CMOS工藝線完成電路設(shè)計(jì)和制造。芯片版圖面積為1.2 mm×1.9 mm，經(jīng)過(guò)流片后的測(cè)試和驗(yàn)證，電路的通信功能正常穩(wěn)定。SM3算法引擎性能高效快捷，電路性能優(yōu)良。

發(fā)表于：6/24/2024 1:03:12 PM

基于GPU的視頻SAR加速處理架構(gòu)[通信與網(wǎng)絡(luò)][通信網(wǎng)絡(luò)]

視頻合成孔徑雷達(dá)（Video Synthetic Aperture Radar， ViSAR）可對(duì)目標(biāo)區(qū)域?qū)崿F(xiàn)動(dòng)態(tài)監(jiān)測(cè)，具備低時(shí)延、高分辨率的特點(diǎn)。高性能計(jì)算是ViSAR系統(tǒng)的關(guān)鍵技術(shù)。為滿足ViSAR系統(tǒng)的實(shí)時(shí)性要求，提出了一種基于圖形處理器（Graphics Processing Unit， GPU）的ViSAR成像方案。該方案將極坐標(biāo)格式算法（Polar Format Algorithm， PFA）部署到GPU上，使用并發(fā)流技術(shù)、異步并行技術(shù)等方法進(jìn)行優(yōu)化，并結(jié)合SAR成像的幀率與數(shù)據(jù)重疊率之間的關(guān)系，充分發(fā)揮GPU的計(jì)算性能。結(jié)果表明：本架構(gòu)處理單張尺寸大小為2 048×2 048的數(shù)據(jù)耗時(shí)0.17 s，較中央處理器（Central Processing Unit， CPU）平均加速32.8倍，有效解決了ViSAR系統(tǒng)的實(shí)時(shí)成像問(wèn)題。

發(fā)表于：6/24/2024 1:03:11 PM

用于主動(dòng)學(xué)習(xí)的時(shí)序特征融合預(yù)測(cè)損失網(wǎng)絡(luò)[人工智能][工業(yè)自動(dòng)化]

通過(guò)主動(dòng)學(xué)習(xí)模型來(lái)選取最有價(jià)值的數(shù)據(jù)點(diǎn)進(jìn)行標(biāo)注是深度學(xué)習(xí)減少標(biāo)注數(shù)據(jù)量的一種方式。預(yù)測(cè)損失模型是一類與任務(wù)無(wú)關(guān)的主動(dòng)學(xué)習(xí)模型，該類模型在多個(gè)任務(wù)中都有不錯(cuò)的表現(xiàn)。但是這類模型均不是端到端的模型，不斷變化的輸入特征會(huì)導(dǎo)致?lián)p失預(yù)測(cè)網(wǎng)絡(luò)在訓(xùn)練時(shí)出現(xiàn)輸入偏差。提出了時(shí)序特征融合預(yù)測(cè)損失模型用于解決該模型的輸入偏差問(wèn)題。實(shí)驗(yàn)證明，提出的算法在各個(gè)任務(wù)中的性能與以往最先進(jìn)的算法相比，平均提升約1.5%，與原預(yù)測(cè)損失模型相比，平均提升5%。

發(fā)表于：6/24/2024 1:03:07 PM