文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.2017.05.010
中文引用格式： 尹勇生，吳景生，陳紅梅，等. 一種帶參考注入信號的TIADC時間失配校準算法[J].電子技術(shù)應(yīng)用，2017，43(5)：44-47.
英文引用格式： Yin Yongsheng，Wu Jingsheng，Chen Hongmei，et al. Calibration of timing skew for TIADC with reference-injection single[J].Application of Electronic Technique，2017，43(5)：44-47.
0 引言
隨著社會信息技術(shù)的快速發(fā)展，在通信、計算機、儀表控制、雷達等領(lǐng)域?qū)δ?shù)轉(zhuǎn)換器（Analog-to-Digital Converter，ADC）的性能要求越來越高，因此高性能的ADC具有非常廣泛的應(yīng)用，并且有著重要的戰(zhàn)略意義。受目前ADC發(fā)展水平和工藝水平的限制，單個ADC的性能很難同時滿足高速率和高精度的要求，因此時間交織模數(shù)轉(zhuǎn)換器（TIADC）應(yīng)運而生。
TIADC是一種并行交替型ADC，采用并行的結(jié)構(gòu)能夠大大提高系統(tǒng)的采樣速率，但是由于各通道存在時間失配、增益失配和失調(diào)失配，3種失配嚴重影響了TIADC的性能，本文研究的是時間失配，不討論另外兩種失配誤差。目前TIADC采樣時間誤差的校準方案主要有兩種：基于已知輸入信號的前臺校準算法和未知輸入信號的后臺校準算法，前臺校準算法具有硬件復雜度低、校準精度高的優(yōu)點，但是需要中斷ADC的工作，不具有實時校準誤差的能力，而后臺校準算法能夠?qū)崟r準確地校準誤差。文獻[1-4]是在頻域中利用濾波器進行誤差校準，然而濾波器的引入限制了輸入信號的帶寬，并且系統(tǒng)的硬件消耗較大，文獻[5]則利用了泰勒級數(shù)來校準時間誤差，當TIADC為兩通道時該算法校準效果較好，但是當通道數(shù)擴展到四通道及以上時校準效果明顯下降，文獻[6]提出了基于相關(guān)運算對采樣時間失配進行校準，但是該方案只適用于兩通道TIADC，也無法擴展到更多的通道數(shù)，文獻[7]提出了一種時域自相關(guān)的時延誤差自適應(yīng)校正方案，但是該算法運算復雜，硬件復雜度高，文獻[8]提出了一種簡單有效的時間誤差校準算法，但是該算法只適用于特定的輸入頻率，文獻[9]利用參考通道來校準時間失配，這種方案校準效果好，算法復雜度低，但是需要額外引入一個額外的參考時鐘和參考ADC。針對上述問題，本文提出了一種帶參考注入信號的校準算法來校準采樣時間誤差，該算法對輸入信號的帶寬沒有限制，能夠擴展到任意通道數(shù)，并且算法簡單有效，無需引入額外的參考時鐘和參考ADC。
1 TIADC的結(jié)構(gòu)和時間誤差的分析
M通道的TIADC的結(jié)構(gòu)框圖如圖1所示(M為正整數(shù))，M個子ADC(Sub-ADC)完全相同，每個子ADC的精度為N bit，系統(tǒng)時鐘為CKs，通過多相時鐘發(fā)生器(Multi-phase clock generator)產(chǎn)生各子通道時鐘CK1，CK2，…，CKm，…，CKM，除第一通道外，其他子通道的時鐘均有相位偏移，對于任意的第m子通道，Ts為系統(tǒng)采樣周期，其時鐘的相位偏移量φ為：φ＝(m-1)·Ts，系統(tǒng)采樣率為fs，各子ADC的采樣率均為fs/M，交替對輸入信號xin進行采樣，然后各子通道按順序通過Mux模塊復合輸出。
但是在實際的ADC工作中，多相時鐘發(fā)生器在產(chǎn)生各子通道的時鐘時會使時鐘相位偏移φ，導致采樣時間誤差的出現(xiàn)。圖2描述了TIADC的采樣時間誤差。圖中虛線對應(yīng)理想采樣時刻，實線對應(yīng)實際采樣時刻，Δtm(m=1，2，3，…，M)為第m通道的采樣時間誤差，對于M通道的TIADC，系統(tǒng)的采樣周期為Ts，該通道的實際采樣時刻為tm=nMTs+mTs+Δtm，n為正整數(shù)。
2 帶參考注入信號的校準方法
在本算法中，利用積分電路產(chǎn)生一個斜率k已知的參考注入鋸齒波信號xref(t)，然后以第一通道的時鐘作為基準，校準其他通道的時鐘使各通道間的相對時間誤差為0。整體校準環(huán)路圖如圖3所示，整個校準系統(tǒng)包含了一個M通道的TIADC系統(tǒng)和一個帶參考注入信號的誤差校準系統(tǒng)。其中TIADC的各個子通道的采樣周期為M·Ts，參考注入的鋸齒波信號的采樣周期為a·Ts，a為大于1的整數(shù)。以CK1為基準時鐘，校準迭代一次的過程為：多相時鐘發(fā)生器產(chǎn)生各子通道時鐘CK1，CK2，…， CKm，…，CKM，除CK1外，其他子通道時鐘經(jīng)過可變延遲線進入各子ADC，同時所有子通道的時鐘依次作為S/H的控制時鐘對參考注入信號進行采樣處理，然后通過運算得到相對時間誤差{Δt2，…，Δtm，…，ΔtM}，再將這些相對時間誤差反饋回可變延遲線進行一次誤差補償，多次迭代補償后就能夠校準時間誤差。
2.1 誤差提取模塊
第一通道至第M通道實際的時鐘為CK1′，CK2′，…，CKm′，…，CKM′。各子通道實際的時鐘相位偏移量φ分別為：0，Ts+Δt2，2Ts+Δt3，…，(m-1)·Ts+Δtm，…，(m-1)·Ts+ΔtM。圖4所示為誤差提取模塊的原理框圖，圖中3個Switch的使能端由Counter的輸出控制，各通道時鐘依次通過Switch控制S/H工作， Counter由系統(tǒng)時鐘控制計數(shù)。若TIADC有M個子通道，則計數(shù)器從1到M循環(huán)計數(shù)。參考注入的鋸齒波信號經(jīng)過各通道時鐘控制的S/H并延遲對齊后分別得到y(tǒng)1′，y2′，…，ym′，…，yM′。其中延遲單元的值均為Ts，由于延遲單元誤差的存在造成的毛刺信號由后面的采保電路消除，該采保電路由系統(tǒng)時鐘控制。
各子通道的實際采樣時鐘分別為：CK1′，CK2′=CK2+Δt2，…，CKm′=CKm+Δtm，…，CKM′=CKM+ΔtM，各子通道的理想采樣時鐘分別為：CK1，CK2，…，CKm， …，CKM，參考注入的鋸齒波信號分別經(jīng)過理想時鐘CK1，CK2，…，CKm，…，CKM控制的S/H后分別得到y(tǒng)1，y2，…ym，…，yM，
令：Δy2=y2-y1，…，Δym=ym-y1，…，ΔyM=yM-y1；
令：Δy2′=y2′-y1，…，Δym′=ym′-y1，…，ΔyM′=yM′-y1；
以任意第m子通道為例，當參考注入的鋸齒波信號xref(t)的斜率為k時，很容易得到任意的第m子通道的理想時鐘采樣值ym：
2.2 誤差補償模塊
通過誤差提取模塊得到M-1個子通道ADC的時間誤差量：{Δt2，…，Δtm，…，ΔtM}后，利用可變延遲線實現(xiàn)時間失配的補償。可變延遲線的電路圖如圖5所示，A、B為兩個反相器組成的延遲電路模塊，NMOS電路為優(yōu)化模塊，可變延遲線的工作原理是通過由誤差提取模塊提取的Δt控制開關(guān)k1，k2，…，km的閉合來控制輸入到反相器A的電流大小，由于該電流的大小與延遲電路的延遲時間成反比，因此通過控制開關(guān)k1，k2，…，km的閉合來控制該電流的大小，就能達到可控延遲時間的目的，調(diào)整各個通道的時鐘以補償時間誤差。令0≤V1≤V2≤VDD，V1∩V2之間的電阻阻值依次增大，最初可變延時線中間某處開關(guān)KL(1<L<n)處于閉合狀態(tài)，其余開關(guān)處于斷開狀態(tài)，當Δt>0時，開關(guān)閉合處移至kL-1處，即信號CKm_in減少一個單位延時，單位延時由時鐘滿足TIADC的最大抖動時間來計算；當Δt<0時，開關(guān)閉合處移至kL+1處，即CKm_in信號增加一個單位延時；當Δt=0時，開關(guān)不動作，即始終只有一處開關(guān)處于閉合狀態(tài)。每隔固定時間判斷一次，最終使校準后的輸出時鐘CKm_out逼近理想時鐘，完成時間誤差的補償。實際上，當時間誤差小于單位延遲時，時鐘相位會以單位延遲在相應(yīng)的相位上震蕩，即小于單位延遲的時間誤差不能完全校準，但是由于單位延遲足夠小，如此小的時間誤差對TIADC性能的影響是可以接受的。
3 仿真結(jié)果
本文以一個四通道12 bit、輸入頻率fin=194.03 MHz的TIADC為例來驗證校準算法的有效性。設(shè)置參考注入的鋸齒波信號的斜率k為1，周期為4Ts。以第1通道的時鐘為基準，2、3、4子通道的時間誤差分別為[-0.006Ts、0.010Ts、0.006Ts]，迭代步長u=0.000 01Ts。
圖6所示為TIADC中第2、3、4通道的相對時間誤差收斂圖，圖中的橫坐標為迭代次數(shù)，縱坐標為各子通道相對于第一通道的相對時間誤差，由于是以第一通道為基準，所以第一通道的相對時間誤差為0。由圖6可以看出在系統(tǒng)運行第100次迭代后，各子通道的相對時間誤差均收斂于0。每次迭代需要200個時鐘周期，在多相時鐘收斂后，2、3、4通道相對于第1通道沒有時間誤差，即收斂后的各子通道間的相對時間誤差為0。圖7是含有誤差時的頻譜圖，由于時間誤差的存在使得各通道出現(xiàn)了雜散頻譜，對比經(jīng)過校準后的輸出頻譜圖8，未校準的頻譜圖中的雜散頻譜圖基本被消除，系統(tǒng)參數(shù)得到明顯的改善。圖9為不同歸一化頻率輸入的校準前后仿真效果對比圖，可以看出無論是高頻還是低頻輸入，本算法都能夠有效校準時間誤差。
4 結(jié)論
本文設(shè)計了一種帶參考注入信號的TIADC采樣時間誤差校準算法來校準TIADC系統(tǒng)中各子通道存在的相對采樣時間誤差。MATLAB仿真結(jié)果表明，該算法能夠有效校準時間誤差，相對于其他校準算法，該算法硬件消耗低，能夠擴展到任意通道數(shù)，并且對輸入信號的頻率沒有限制。此外，該算法結(jié)合了前臺校準與后臺校準的優(yōu)點，既能夠快速高精度校準，又保證了系統(tǒng)工作的實時連續(xù)性。
參考文獻
[1] 葉凡.多通道時間交織模數(shù)轉(zhuǎn)換器的校正與集成電路實現(xiàn)方法研究[D].上海：復旦大學，2010.
[2] 尹勇生，潘云勝，陳紅梅.一種時間交織ADC的時間失配后臺校準算法[J].華中科技大學學報(自然科學版)，2016(2)：56-60.
[3] 李迦宇.用于TIADC的一種后臺校準算法的研究和實現(xiàn)[D].合肥：合肥工業(yè)大學，2015.
[4] 劉艷茹，田書林，王志剛，等.一種基于Farrow濾波器的并行采樣時間誤差校正[J].電子測量與儀器學報，2010(1)：50-54.
[5] 王亞軍，李明.TIADC通道誤差自適應(yīng)修正方法[J].西安電子科技大學學報，2013(3)：27-35.
[6] JAMAL S M，F(xiàn)U D H，HURST P J，et al.A 10 b 120 M/s time-interlerleaved analog-to-digital converter with digiter background calibration[J].IEEE Journal of Solid-state Circuits，2002，37(12)：1618-1627.
[7] AHM AD F K，NORWAWI N M，DERIS S，et al.A review of feature selection techniques via gene expression profiles[C].Information Technology，2008.ITSim 2008.International Symposium on.IEEE，2008，2：1-7.
[8] Wei Hegong，Zhang Peng,Behzad Razavi.An 8 Bit 4 GS/s 120 mW COMS ADC[J].IEEE Journal of Solid-state Circuits，2014，8(49)：1-4.
[9] 陳紅梅，黃超，鄧紅輝，等.帶參考通道的時間交叉ADC數(shù)字后臺校準方法[J].電子測量與儀器學報，2015(12)：1739-1745.
作者信息:
尹勇生，吳景生，陳紅梅，李 琨
(合肥工業(yè)大學 微電子設(shè)計研究所，安徽 合肥230009)