對(duì)計(jì)算和存儲(chǔ)需求的不斷提升

　　集成電路芯片技術(shù)

　　面臨諸多新的挑戰(zhàn)

　　清華大學(xué)錢鶴、吳華強(qiáng)團(tuán)隊(duì)等

　　合作研發(fā)出

　　基于多個(gè)憶阻器陣列的存算一體系統(tǒng)

　　在處理卷積神經(jīng)網(wǎng)絡(luò)時(shí)的能效

　　比圖形處理器芯片高兩個(gè)數(shù)量級(jí)

　　大幅提升了計(jì)算設(shè)備的算力

　　成功實(shí)現(xiàn)了以更小的功耗

　　和更低的硬件成本

　　完成復(fù)雜的計(jì)算

　　相關(guān)成果近日已在

　　《自然》在線發(fā)表

　　近日，清華大學(xué)微電子所、未來(lái)芯片技術(shù)高精尖創(chuàng)新中心錢鶴、吳華強(qiáng)教授團(tuán)隊(duì)與合作者在《自然》在線發(fā)表了題為“Fully hardware-implemented memristor convolutional neural network”的研究論文，報(bào)道了基于憶阻器陣列芯片卷積網(wǎng)絡(luò)的完整硬件實(shí)現(xiàn)。該成果所研發(fā)的基于多個(gè)憶阻器陣列的存算一體系統(tǒng)，在處理卷積神經(jīng)網(wǎng)絡(luò)（CNN）時(shí)的能效比圖形處理器芯片（GPU）高兩個(gè)數(shù)量級(jí)，大幅提升了計(jì)算設(shè)備的算力，成功實(shí)現(xiàn)了以更小的功耗和更低的硬件成本完成復(fù)雜的計(jì)算。

　　多個(gè)憶阻器陣列芯片協(xié)同工作示意圖?；趹涀杵麝嚵锌梢詫?shí)現(xiàn)基于物理定律（歐姆定律和基爾霍夫定律）的并行計(jì)算，同時(shí)實(shí)現(xiàn)存儲(chǔ)與計(jì)算一體化，突破“馮諾依曼瓶頸”對(duì)算力的限制。

　　基于憶阻器芯片的存算一體系統(tǒng)

　　隨著人工智能應(yīng)用對(duì)計(jì)算和存儲(chǔ)需求的不斷提升，集成電路芯片技術(shù)面臨諸多新的挑戰(zhàn)。一方面，隨著摩爾定律放緩，通過(guò)集成電路工藝微縮的方式獲得算力提升越來(lái)越難，另一方面，在傳統(tǒng)“馮諾依曼”架構(gòu)中，計(jì)算與存儲(chǔ)在不同電路單元中完成，會(huì)造成大量數(shù)據(jù)搬運(yùn)的功耗增加和額外延遲。阿里達(dá)摩院在2020年1月發(fā)布了《2020十大科技趨勢(shì)》報(bào)告，其中第二大趨勢(shì)為“計(jì)算存儲(chǔ)一體化突破AI算力瓶頸”。報(bào)告指出：“數(shù)據(jù)存儲(chǔ)單元和計(jì)算單元融合為一體，能顯著減少數(shù)據(jù)搬運(yùn)，極大提高計(jì)算并行度和能效。計(jì)算存儲(chǔ)一體化在硬件架構(gòu)方面的革新，將突破AI算力瓶頸”?；趹涀杵鞯男滦痛嫠阋惑w架構(gòu)可以利用歐姆定律和基爾霍夫電流定律的實(shí)現(xiàn)基于物理定律的原位計(jì)算（Compute on Physics），打破“馮諾依曼”架構(gòu)中的算力瓶頸問(wèn)題，滿足人工智能等復(fù)雜任務(wù)對(duì)計(jì)算硬件的高需求。

　　當(dāng)前國(guó)際上的相關(guān)研究還停留在簡(jiǎn)單網(wǎng)絡(luò)結(jié)構(gòu)的驗(yàn)證，或者基于少量器件數(shù)據(jù)進(jìn)行的仿真，基于憶阻器陣列的完整硬件實(shí)現(xiàn)仍然有很多挑戰(zhàn)：器件方面，制備高一致、可靠的多值憶阻器陣列仍是挑戰(zhàn)；系統(tǒng)方面，受憶阻器的阻變機(jī)理制約，器件固有的非理想特性（如器件間波動(dòng)，器件電導(dǎo)卡滯，電導(dǎo)狀態(tài)漂移等）會(huì)導(dǎo)致計(jì)算準(zhǔn)確率降低；架構(gòu)方面，憶阻器陣列實(shí)現(xiàn)卷積功能需要以串行滑動(dòng)的方式連續(xù)采樣、計(jì)算多個(gè)輸入塊，無(wú)法匹配全連接結(jié)構(gòu)的計(jì)算效率。

　　錢鶴、吳華強(qiáng)教授團(tuán)隊(duì)通過(guò)優(yōu)化材料和器件結(jié)構(gòu)，成功制備出了高性能的憶阻器陣列。為解決器件非理想特性造成的系統(tǒng)識(shí)別準(zhǔn)確率下降問(wèn)題，提出一種新型的混合訓(xùn)練算法，僅需用較少的圖像樣本訓(xùn)練神經(jīng)網(wǎng)絡(luò)，并通過(guò)微調(diào)最后一層網(wǎng)絡(luò)的部分權(quán)重，使存算一體架構(gòu)在手寫數(shù)字集上的識(shí)別準(zhǔn)確率達(dá)到96.19%，與軟件的識(shí)別準(zhǔn)確率相當(dāng)。與此同時(shí)，提出了空間并行的機(jī)制，將相同卷積核編程到多組憶阻器陣列中，各組憶阻器陣列可并行處理不同的卷積輸入塊，提高并行度來(lái)加速卷積計(jì)算。在此基礎(chǔ)上，該團(tuán)隊(duì)搭建了全硬件構(gòu)成的完整存算一體系統(tǒng)，在系統(tǒng)里集成了多個(gè)憶阻器陣列，并在該系統(tǒng)上高效運(yùn)行了卷積神經(jīng)網(wǎng)絡(luò)算法，成功驗(yàn)證了圖像識(shí)別功能，證明了存算一體架構(gòu)全硬件實(shí)現(xiàn)的可行性。

　　存算一體系統(tǒng)架構(gòu)

　　近年來(lái)，錢鶴、吳華強(qiáng)教授團(tuán)隊(duì)長(zhǎng)期致力于面向人工智能的存算一體技術(shù)研究，從器件性能優(yōu)化、工藝集成、電路設(shè)計(jì)及架構(gòu)與算法等多層次實(shí)現(xiàn)創(chuàng)新突破，先后在《自然通訊》（Nature Communications）、《自然電子》（Nature Electronics）、《先進(jìn)材料》（Advanced Materials）等期刊以及國(guó)際電子器件會(huì)議 （IEDM）、國(guó)際固態(tài)半導(dǎo)體電路大會(huì)（ISSCC）等頂級(jí)學(xué)術(shù)會(huì)議上發(fā)表多篇論文。

　　團(tuán)隊(duì)合影

　　清華大學(xué)微電子所吳華強(qiáng)教授是本論文的通訊作者，清華大學(xué)微電子所博士生姚鵬是第一作者。該研究工作得到了國(guó)家自然科學(xué)基金委、國(guó)家重點(diǎn)研發(fā)計(jì)劃、北京市科委、北京信息科學(xué)與技術(shù)國(guó)家研究中心及華為技術(shù)有限公司等支持。