頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場(chǎng)可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺(tái)式編程器中立即運(yùn)行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯(cuò)誤或問題，設(shè)備可以在那里重新編程。 最新資訊 Linux教學(xué)——34 個(gè) Linux Shell 腳本，一定能幫到你！ 作為一名 Linux 工程師，會(huì)寫好的腳本不僅能提高工作效率，還能有更多的時(shí)間做自己的事。最近在網(wǎng)上沖浪的時(shí)候，也注意收集一些大佬寫過的腳本，匯總整理一下，歡迎收藏，與君共勉！ 發(fā)表于：11/2/2022 Linux教學(xué)——linux內(nèi)核調(diào)度詳解 本文檔基于linux3.14 ，linux內(nèi)核調(diào)度詳解 發(fā)表于：10/26/2022 Linux教學(xué)——如何學(xué)習(xí) Linux 內(nèi)核網(wǎng)絡(luò)協(xié)議棧 下面將介紹一些內(nèi)核網(wǎng)絡(luò)協(xié)議棧中常常涉及到的概念。 發(fā)表于：10/26/2022 Linux教學(xué)——圖解TCP、UDP，流量控制，擁塞控制，一次看懂 圖解TCP、UDP，流量控制，擁塞控制，一次看懂 發(fā)表于：10/26/2022 Linux教學(xué)——終端調(diào)試哪家強(qiáng)？ 無數(shù)次被問道：你在終端下怎么調(diào)試更高效？或者怎么在 Vim 里調(diào)試？好吧，今天統(tǒng)一回答下，我從來不在 vim 里調(diào)試，因?yàn)樗€不成熟。那除了命令行 GDB 裸奔以外，終端下還有沒有更高效的方法？能夠讓我事半功倍？ 發(fā)表于：10/26/2022 入門：FPGA重要資源CLB、Slice、LUT介紹 淺談XILINX FPGA CLB單元 之 進(jìn)位邏輯鏈（CARRY4原理分析，超前快速進(jìn)位邏輯結(jié)構(gòu)） 發(fā)表于：10/25/2022 教程：如何在應(yīng)用程序中實(shí)現(xiàn) IDELAY 功能 基于FPGA實(shí)現(xiàn)各種設(shè)計(jì)的首要前提是理解并掌握數(shù)字的表示方法，計(jì)算機(jī)中的數(shù)字表示方法有兩種：定點(diǎn)數(shù)表示法和浮點(diǎn)數(shù)表示方法。其中，對(duì)于浮點(diǎn)數(shù)盡管當(dāng)前應(yīng)用最為廣泛的是基于IEEE 754所設(shè)計(jì)的浮點(diǎn)數(shù)表示方法，Xilinx（忘記Altera中是否有對(duì)應(yīng)的IP核）的IP核中也提供了相應(yīng)的設(shè)計(jì)方法，但其表示方法缺乏FPGA設(shè)計(jì)應(yīng)有的靈活性，而且資源消耗相對(duì)嚴(yán)重，因此可以根據(jù)應(yīng)用的需要，設(shè)計(jì)好基于FPGA實(shí)現(xiàn)的自定義浮點(diǎn)數(shù)。 發(fā)表于：10/25/2022 ARM+FPGA架構(gòu)有什么優(yōu)勢(shì)？ 近年來，隨著中國(guó)新基建、中國(guó)制造2025的持續(xù)推進(jìn)，單ARM處理器越來越難勝任工業(yè)現(xiàn)場(chǎng)的功能要求，特別是能源電力、工業(yè)控制、智慧醫(yī)療等行業(yè)通常需要ARM+FPGA架構(gòu)的處理器平臺(tái)來實(shí)現(xiàn)特定的功能，例如多路/高速AD采集、多路網(wǎng)口、多路串口、多路/高速并行DI/DO、高速數(shù)據(jù)并行處理等。 發(fā)表于：10/25/2022 入門：數(shù)字硬件建模SystemVerilog篇OpenFPGA介紹 經(jīng)過幾周的更新，SV核心部分用戶自定義類型和包內(nèi)容已更新完畢，接下來就是RTL編程語句。 發(fā)表于：10/25/2022 入門：FPGA編程三大范例 現(xiàn)如今，即使軟件程序可自動(dòng)轉(zhuǎn)換（或綜合）為硬件，但要實(shí)現(xiàn)可接受的結(jié)果質(zhì)量 （QoR），仍需要額外工作（例如，重寫軟件）以幫助 HLS 工具實(shí)現(xiàn)期望的性能目標(biāo)。為此，您需要了解正確編寫軟件的最佳實(shí)踐，以確保在 FPGA 器件上正常執(zhí)行軟件。在接下來的幾個(gè)章節(jié)內(nèi)，將著重探討如何首先識(shí)別部分宏觀級(jí)別架構(gòu)最優(yōu)化以明確程序結(jié)構(gòu)，然后聚焦更細(xì)化的微觀級(jí)別架構(gòu)最優(yōu)化來實(shí)現(xiàn)性能目標(biāo)。 發(fā)表于：10/25/2022 ?…9101112131415161718…?
