8月18日消息，據(jù)臺媒《工商時報》報道稱，人工智能（AI）芯片大廠英偉達已經(jīng)啟動下一代高帶寬內(nèi)存HBM底層芯片（ Base Die）的自研計劃，并且未來英偉達無論需要家供應(yīng)商的HBM，其底層的邏輯芯片都將采用英偉達的自研方案，預(yù)計首款產(chǎn)品將使用3nm制程打造，最快將于2027年下半年開始試產(chǎn)。

目前在HBM市場上，SK海力士、三星、美光等頭部供應(yīng)商的HBM都搭載的是自己的基于DRAM制程的Base Die，但是隨著進入到HBM4，傳輸速率提升到10Gbps以上，Base Die就需要使用先進的邏輯制程，生產(chǎn)也必須依靠如臺積電等晶圓代工廠，包括12nm或更先進節(jié)點。

盡管相關(guān)供應(yīng)鏈主導(dǎo)權(quán)目前仍掌握在SK海力士等頭部DRAM廠商手中，但他們都已透露未來將導(dǎo)入晶圓代工等級的邏輯制程的Base Die進入到HBM當中，以提升產(chǎn)品性能與能耗比。

對此，市場人士指出，存儲器廠商在復(fù)雜的Logic Base Die IP與ASIC設(shè)計能力方面相對較弱。 若HBM要整合UCIe接口與GPU、CPU連結(jié)，在Logic Base Die的設(shè)計上難度將大幅增加。 因此，英偉達將會自研HBM4所需的Logic Base Die的計劃，這也被解讀為搶攻ASIC市場的策略，也希望藉由NVLink Fusion開放架構(gòu)平臺來提供客戶更多模塊化選擇，進一步強化對整體生態(tài)系的掌控優(yōu)勢。

目前，雖然英偉達積極布局，SK海力士也已經(jīng)率先向主要客戶提供新一代12層堆疊的HBM4樣品，并已經(jīng)結(jié)合先進的MR-MUF封裝技術(shù)，容量可達36GB，帶寬更高達每秒突破2TB，相較前一代HBM3E帶寬提升超過60%，持續(xù)鞏固其在AI存儲器市場的領(lǐng)導(dǎo)地位。

但市場人士認為，此前很多客戶為了避免過度受制于英偉達高昂的GPU成本，這才推動了面向AI的ASIC加速器市場逐漸蓬勃發(fā)展了起來。 所以，英偉達自研HBM Base Die，如果客戶采用英偉達的AI解決方案，又會加大對于英偉達的依賴，因此接下來未必能獲得業(yè)者青睞，有機會改變ASIC的發(fā)展態(tài)勢。 因此，整體發(fā)展情況還還有待進一步的觀察。

總體來說，隨著英偉達擬自制HBM的Base Die計劃的發(fā)展，以及SK海力士加速HBM4的量產(chǎn)，HBM4正邁向更高速、更高堆疊、更復(fù)雜封裝整合的新局面。 HBM市場將迎來新一波的激烈競爭與產(chǎn)業(yè)變革。 在此變革中，臺積電、三星等先進邏輯制程代工廠商都將會受益。